

厦门国科安芯科技有限公司

ASP4644A 数据手册

四通道降压稳压器

目录

1 简介.....	1
1.1 主要特性.....	1
1.2 概述.....	1
1.3 产品系列.....	1
1.4 应用场景.....	2
1.5 应用电路.....	2
1.6 封装信息.....	4
2 特征值.....	4
2.1 绝对最大额定特征值.....	4
2.2 电气特性.....	5
2.3 典型性能特征.....	6
3 引脚.....	8
3.1 引脚排布	8
3.2 引脚功能	8
4 电路结构框图.....	10
5 应用	11
5.1 功能描述	11
5.2 输出电压	11
5.3 输入电容	12
5.4 输出电容	12
5.5 DCM 工作模式.....	13
5.6 FCCM 工作模式.....	13
5.7 工作频率	13
5.8 频率同步与时钟输入	14
5.9 多通道并行工作模式	14
5.10 软启动和输出电压跟踪	15
5.11 PGOOD	17
5.12 使能	18

5.13 过温保护	18
5.14 PCB 布局.....	18
5.15 安全保护	19
5.16 热分析	19
6 典型应用电路图.....	21
6.1 输出跟踪模式	21
6.2 4 路并联驱动大负载模式.....	22
6.3 2+2 驱动模式.....	23

1 简介

1.1 主要特性

4 通道输出降压稳压器，单路最大可驱动 4A 负载
输入电压范围：4V~14V
输出电压范围：0.6V~5.5V
输出电流：单通道 4A，峰值电流 5A
典型输出纹波：4.5mV
电流模式控制，快速瞬态响应
输出电压跟踪
外部时钟频率同步
AEC-Q100 Grade1 车规认证（车规级）
 $SEU \geq 75 \text{ MeV.cm}^2/\text{mg}$ 或 10^{-5} 次/器件.天（企业宇航级）
 $SEL \geq 75 \text{ MeV.cm}^2/\text{mg}$ （企业宇航级）
过流、过温、短路保护
输出均流
封装：BGA77（9mm*15mm*4.46mm）


1.2 概述

ASP4644A 采用 BGA77 封装，是一款 4 通道输出的 DCDC 降压稳压器。内置功率 MOSFET 和电感，适用于 4-14V 的宽输入电压范围，每通道可输出 0.6~5.5V 电压，最大可驱动 5A 的负载。对于更大的负载，可将 4 个通道输出并联使用。ASP4644A 具备过流、过温、短路保护和输出跟踪的功能。

1.3 产品系列

型号	等级	温度范围	特征
ASP4644I6B	工业级	-40 to 85 °C	国产化证明
ASP4644A3B	汽车级	-40 to 125 °C	车规认证
ASP4644S2B	企业宇航级	-55 to 125 °C	车规认证、抗辐照设计

芯片命名规则




1.4 应用场景


负载端电源
便携式仪器
分布式电力系统
电池供电设备

1.5 应用电路

输入电压: 4-14V
输出电压: 0.9V, 1V, 1.2V, 1.5V



1.6 封装信息



2 特征值

2.1 绝对最大额定特征值

V_{IN} , SV_{IN} , SW 电压范围: $-0.3V \sim 15V$

$INTV_{CC}$ 电压范围: $-0.3V \sim 3.6V$

RUN 电压范围: $-0.3V \sim 15V$

ITH , $CLKOUT$, $PGOOD$ 电压范围: $-0.3V \sim INTV_{CC}$

$CLKIN$, $MODE$ 电压范围: $-0.3V \sim INTV_{CC}$

$TRACK/SS$, FB 电压范围: $-0.3V \sim INTV_{CC}$

工作温度范围: $-40^{\circ}C \sim 125^{\circ}C$

存储温度范围: $-65^{\circ}C \sim 125^{\circ}C$

备注 1: ASP4644A 保证满足 $0^{\circ}C$ 至 $125^{\circ}C$ 的内部工作温度范围。需要注意符合这些规范的最高环境温度取决于具体的工作条件, 以及电路板布局、额定封装热阻和其他环境因素。









备注 2: 该电路包括过温保护电路, 旨在在瞬间过载条件下保护设备。当结温将超过 $135^{\circ}C$, 过温保护将开启, 芯片在超过结温运行时可能会损害设备的可靠性。

备注 3: 芯片在超过绝对最大额定特征值的条件下运行, 可能会对设备造成永久性损坏。长期在最大额定特征值下工作, 可能会影响设备的可靠性和使用寿命。


2.2 电气特性

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{IN}, S_{VIN}	输入电压范围	$S_{VIN}=V_{IN}$	4		14	V
$V_{OUT(RANGE)}$	输出电压范围		0.6		5.5	V
$I_{OUT(DC)}$	输出电流	$V_{IN}=12V, V_{OUT}=1.5V$	0		4	A
$\Delta V_{OUT}/V_{OUT}$	线性调整率	$V_{OUT}=1.5V, V_{IN}=4V \text{ to } 14V, \text{ No Load}$		0.03		%
$\Delta V_{OUT}/V_{OUT}$	负载调整率	$V_{IN}=12V, V_{OUT}=1.5V, I_{Load}=0 \text{ to } 4A$		0.4		%
$V_{OUT(AC)}$	输出纹波	$V_{IN}=5V, V_{OUT}=1.2V, I_{Load}=2A$ $C_{in}=22\mu F \& 68\mu F,$ $C_{out}=47\mu F \times 2 \text{ Ceramic}$		4.5		mV
T_{START}	启动时间	$V_{IN}=12V, V_{OUT}=3.3V, I_{Load}=0A$ $C_{out}=47\mu F \times 2 \text{ Ceramic}, TRACK/SS=0.1\mu F$		17.4		ms
I_{OUTPK}	电流输出限制	$V_{IN}=12V, V_{OUT}=1.5V$		7		A
V_{FB}	反馈参考电压	$V_{IN}=5V \sim 14V$ $V_{OUT}=1.2V/1.5V/2.5V/3.3V$ 空载		0.6		V
R_{FBHI}	FB 脚上电阻			60.4		k Ω
$I_{TRACK/SS}$	拉电流	$TRACK=0V$		2.5		μA
V_{INTVCC}	V_{INTVCC} 负载调整率	$S_{VIN}=4V \text{ to } 14V$		3.2		V
$V_{INTVCC \text{ LOAD REG}}$	$INTVCC$ Load Regulaion	$I_{CC}=0mA \text{ to } 20mA$		0.8		%
f_{OSC}	振荡器频率	$R_T = 173k$		1		MHz
ΔV_{OUTLS}	动态响应峰峰值	$V_{IN}=12V, V_{OUT}=1.2V$ $I_{load}=0-4A-0$		320		mV

2.3 典型性能特征




Start-UP with No Load




$V_{in}=12V$ $V_{out}=1.5V$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2

Start-UP with 2A Load




$V_{in}=12V$ $V_{out}=2.5V$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2

Start Status




$V_{in}=12V$ $V_{out}=3.3V$ $I_{load}=0A$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2

Output Ripple




$V_{in}=5V$ $V_{out}=2.5V$ $I_{load}=4A$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2

Output Ripple




$V_{in}=5V$ $V_{out}=1.5V$ $I_{load}=0A$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2

Output Ripple




$V_{in}=12V$ $V_{out}=1.5V$ $I_{load}=4A$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2


Output Ripple



$V_{in}=12V$ $V_{out}=3.3V$ $I_{load}=0A$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uf X2




$V_{in}=12V$ $V_{out}=3.3V$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uF X2



$V_{in}=12V$ $V_{out}=3.3V$ SOFT-START Capacitor=0.1uF
Output Capacitor=47uF X2

3 引脚

3.1 引脚排布



3.2 引脚功能

MODE1,MODE2,MODE3,MODE4: 工作模式控制引脚。将此引脚连接到 INTVCC 可以实现在输出负载下强制连续同步操作。将其连接到 SGND 可以实现轻载下的不连续模式工作。不要使此引脚悬空。

FB1,FB2,FB3,FB4: 输出反馈电压引脚。误差放大器的输入，用于将反馈电压与内

部 0.6V 参考电压进行比较。该引脚通常连接到控制输出电压的电阻分压节点处。**TRACK/SS1,TRACK/SS2,TRACK/SS3,TRACK/SS4:**输出跟踪和软启动引脚,便于用户控制输出电压的上升时间。这个引脚上的电压低于 0.6V 时,会绕过内部误差放大器的基准电压,使 FB 引脚电压跟随 TRACK 引脚电压。该引脚电压在 0.6V 以上时,跟踪功能会停止,内部的基准电压会重新恢复对误差放大器的控制。这个引脚会从 INTVCC 获取到 2.2 μ A 的上拉电流,因此,在此处放置电容可实现软启动功能。

COMP1,COMP2,COMP3,COMP4:误差放大器的输出以及开关稳压器的补偿引脚。电流比较器的阈值与该电压呈正比,如果要进行多通道并联输出,将此引脚连接在一起。

RUN1,RUN2,RUN3,RUN4:使能控制引脚。将 RUN 与 $\geq 1.2V$ 的电压相连,启动芯片工作。当其连接至 $\leq 1.1V$ 电压,终止芯片工作。

PGOOD1,PGOOD2,PGOOD3,PGOOD4:检测输出电压是否正常的引脚。当 FB 引脚上的电压不在内部 0.6V 参考 $\pm 10\%$ 范围内时,PGOOD 将被拉至地。

GND :接地引脚。内部功率 MOSFET 的地。将此引脚与输入电容器和输出电容器的负极相连接,使用较大的 PCB 铜面积将所有 GND 连接在一起。

SGND :内部通过单点连接到 GND。反馈电阻和连接到信号引脚的其他组件的接地使用单独的 SGND 接地铜区。GND 和 SGND 建议在模块下方的 PCB 板背面进行二次连接。

SVIN1,SVIN2,SVIN3,SVIN4:电源输入引脚。给内部输出 3.3V 的线性稳压器提供输入电压,在大多数应用中,将此引脚分别绑在 VIN 引脚上。将 SVIN 连接到至少 4V 的外部电压电源,该电压也必须大于 VOUT。

INTVCC1,INTVCC2,INTVCC3,INTVCC4:内部 3.3V 稳压器输出引脚。该电压为内部驱动电路和控制电路供电。建议使用至少 1 μ F 的低寄生电阻的陶瓷电容器将此引脚与地连接。


CLKOUT:模块多相操作的输出时钟信号。CLKOUT 相对于 CLKIN 的相位设置为 180°。CLKOUT 的峰值幅度是 INTVCC。严格的输出引脚;不要驱动这个引脚。CLKOUT 仅在启用 RUN4 时才激活。

CLKIN:模块鉴相器的外部同步输入。该引脚内部通过 20k Ω 与 SGND 相连。锁相环将迫使通道 1 的导通信号与 CLKIN 信号的上升沿同步。通道 2、通道 3 和通道 4 也将通过预先确定的相移与 CLKIN 信号的上升沿同步。

Vout1,Vout2,Vout3,Vout4:稳压器通道的功率输出引脚。在这些引脚和 GND 引脚之间加输出负载。建议将输出引脚与地之间接入去耦电容。

Vin1,Vin2,Vin3,Vin4:电源输入引脚连接到每个开关模式稳压通道的内部顶部 MOSFET 的漏极。在这些引脚和 GND 引脚之间施加输入电压。建议在每个 VIN 引脚和 GND 引脚之间直接放置输入去耦电容。

4 电路结构框图



ASP4644

5 应用

5.1 功能描述

ASP4644A 是一款四路输出相互独立,非隔离开关模式的 DC/DC 稳压电源。它有四个独立的稳压通道,每个通道都能够提供高达 4A 的输出电流,外部输入和输出电容较少。每个稳压器在 4V 至 14V 输入电压范围内,通过设置外部电阻提供精确可调节的 0.6V 至 5V 输出电压。

稳压器典型开关频率设置为 1MHz,可同步外部时钟,范围为 700kHz~1.3MHz。如果输出反馈电压 V_{FB} 的波动大于设定值范围的 $\pm 10\%$,过压或欠压比较器将 PGOOD 输出拉低。通过电流模式控制和内部反馈回路补偿,ASP4644A 具有足够的稳定性和良好的瞬态性能。

如果输出短路到地,则限流模块启动,底部功率 MOSFET 上的最大感测电压被降低到原始值的大约 40%,减小电感谷电流。

RUN 引脚拉到地将关闭功率 MOSFET 及其大部分内部控制电路,迫使 ASP4644A 进入关闭状态。将 RUN 引脚置于 0.7V 以上时,仅打开内部基准,同时仍保持功率 MOSFET 关闭。当 RUN 引脚电压大于 1.2V 时,芯片开始工作。

5.2 输出电压

输出电压由外部分压电阻设置,根据以下公式来设定输出电压:

$$V_{OUT} = 0.6V \cdot (1 + R_{FB(TOP)}/R_{FB(BOT)})$$

在 ASP4644A 中,每个通道芯片内部 FB 引脚与 VOUT 引脚之间集成了 60.4k Ω 的 $R_{FB(TOP)}$ 电阻。如果要设定输出电压,只需要更改芯片外 FB 引脚到地之间的 $R_{FB(BOT)}$ 电阻即可,输出电压与 $R_{FB(BOT)}$ 电阻的对应关系如下表:

表 1 V_{FB} 引脚电阻与输出电压 V_{OUT} 的对应关系

$V_{OUT}(V)$	0.6	1.0	1.2	1.5	1.8	2.5	3.3	5
$R_{FB(BOT)}(k)$	Open	90.9	60.4	40.2	30.1	19.1	13.3	8.25

对于 N 个通道的并行操作,可以使用以下公式求解 $R_{FB(BOT)}$ 电阻。

$$R_{FB(BOT)} = \frac{\frac{60.4K}{N}}{\frac{V_{OUT}}{0.6} - 1}$$

并将来自不同通道的 V_{OUT} , FB 和 COMP 引脚接在一起,共用一个 $R_{FB(BOT)}$ 电阻,如下图所示(3 通道并联)。




图 1 3 通道并联输出电路图

5.3 输入电容

ASP4644A 模块应连接到低阻抗直流电源。对于每个稳压器通道，建议使用 10μF 输入陶瓷电容进行 RMS 纹波电流去耦。只有当输入源阻抗受到长电感引线、走线或源电容不足的影响时，才需要大容量输入电容。

在不考虑电感纹波电流的情况下，输入电容的 RMS 电流可估计为：

$$I_{CIN(RMS)} = \frac{I_{OUT(MAX)}}{\eta\%} \cdot \sqrt{D(1-D)}$$

其中 $\eta\%$ 为功率模块估计的效率。

5.4 输出电容

通过优化的高频、高带宽设计，每个稳压通道输出只需一块低 ESR 陶瓷电容，即可实现低输出电压波动和良好的瞬态响应。若需进一步减少输出波动或瞬态峰值，系统设计者可能需要额外的输出滤波电路。表 1 显示了不同输出电压和输出电容的组合，以最大限度地减小 2A 负载瞬态跳变期间的电压波动。

表 1 输出电压与电容的组合

V _{OUT} (V)	C _{IN} (CERAMIC) (μF)	C _{IN} (BULK)	C _{OUT1} (CERAMIC) (μF)	C _{OUT2} (BULK) (μF)	C _{FF} (pF)	V _{IN} (V)	DROOP (mV)	P-P DERIVATION (mV)	RECOVERY TIME (μs)	LOAD STEP (A)	LOAD STEP SLEW RATE (A/μs)	R _{FB} (kΩ)
1	10		47			5.12	5	72	40	1	1	90.9
1	10			100μF	10	5.12	5	60	40	1	1	90.9
1	10		47			5.12	5	127	40	2	1	90.9
1	10			100μF	10	5.12	5	90	40	2	1	90.9
1.2	10		47			5.12	5	76	40	1	1	60.4
1.2	10			100μF	10	5.12	5	65	40	1	1	60.4
1.2	10		47			5.12	5	145	40	2	1	60.4
1.2	10			100μF	10	5.12	5	103	40	2	1	60.4
1.5	10		47			5.12	5	80	40	1	1	40.2
1.5	10			100μF	10	5.12	5	70	40	1	1	40.2
1.5	10		47			5.12	5	161	40	2	1	40.2
1.5	10			100μF	10	5.12	5	115	40	2	1	40.2
1.8	10		47			5.12	5	95	40	1	1	30.1
1.8	10			100μF	10	5.12	5	80	40	1	1	30.1
1.8	10		47			5.12	5	177	40	2	1	30.1
1.8	10			100μF	10	5.12	5	128	40	2	1	30.1
2.5	10		47			5.12	5	125	40	1	1	19.1
2.5	10			100μF	10	5.12	5	100	50	1	1	19.1
2.5	10		47			5.12	5	225	40	2	1	19.1
2.5	10			100μF	10	5.12	5	161	50	2	1	19.1
3.3	10		47			5.12	5	155	40	1	1	13.3
3.3	10			100μF	10	5.12	5	122	60	1	1	13.3
3.3	10		47			5.12	5	285	40	2	1	13.3
3.3	10			100μF	10	5.12	5	198	60	2	1	13.3
5	10		47		10	5.12	5	220	40	1	1	8.25
5	10			100μF	10	5.12	5	420	40	2	1	8.25

5.5 DCM 工作模式

在中负载电流的情况下，如果需要低纹波，高效率的应用，应将 MODE 引脚连接至 SGND，使芯片进入 DCM 工作模式。在轻负载下，内部电流比较器会保持几个周期的跳变，并迫使顶部的 MOSFET 开启几个周期，关闭几个周期，直至匹配输出电流，如此循环。在此模式下，电感器电流不会反流。

5.6 FCCM 工作模式

在需要固定频率运行，低纹波输出的应用中，应采用 CCM 工作模式。通过将 MODE 引脚接入 INTVCC 来迫使芯片进入 CCM 工作模式。在这种工作模式下，电感电流在低负载下可以反流。COMP 电压始终控制电流比较器阈值，并且顶部的 MOSFET 总是随着每个振荡器脉冲打开。在启动到系统可调节输出电压期间，CCM 工作模式被禁用，电感电流无法反流。

5.7 工作频率

ASP4644A 设定系统的工作频率为 1MHz，在大多数应用中不需要额外的频

率调整。

5.8 频率同步与时钟输入

ASP4644A 具有由内部压控振荡器和相位检测器组成的锁相环。这将使内部顶部 MOSFET 在相同的外部时钟的上升边缘时刻开启。外部时钟频率范围必须在 1MHz 设置频率附近的 $\pm 30\%$ 范围内。脉冲检测电路用于检测 CLKIN 引脚上的一个时钟，以开启锁相环。时钟的脉冲宽度必须至少为 400ns。时钟高电平必须高于 2V，低电平低于 0.3V。在稳压器启动期间，锁相环将被禁用。

5.9 多通道并行工作模式

对于需要超过 4A 输出电流的负载，ASP4644A 四个稳压器通道可以并联工作，提供更多的输出电流，并且不会增加输入和输出电压纹波。ASP4644A 在四个稳压器通道中的每两个通道之间预设置内置相移，适合 2+2，3+1 或 4 通道的并联工作。表 2 给出了稳压器通道之间的相位差。

表 2 不同通道之间的相位差

CHANNEL	CH1	CH2	CH3	CH4
Phase Difference	180°	90°	180°	

下图显示了时钟相位 2+2 和 4 通道并行的电路连接示意图。




图 2 2+2 并行输出电路图




图 3 4 通道并联输出电路图

ASP4644A 设备是一个固有的电流模式控制的稳压器，因此并联的通道可以均流。需要注意的是，并联工作时，请将每个并联通道的 RUN、TRACK/SS、FB 和 COMP 引脚分别连接在一起。具体连接方法如图 2，3 所示。

5.10 软启动和输出电压跟踪

TRACK/SS 引脚提供了一种方法，可以软启动每个稳压器通道或跟踪其他通道的输出电压。TRACK/SS 引脚上的电容将控制输出电压的斜坡速率。内部 $2.5\mu\text{A}$ 电流源将外部软启动电容器充电至 INTVCC 电压。当 TRACK/SS 电压低于 0.6V 时，替代内部 0.6V 参考电压控制输出电压。总软启动时间可通过下式计算：

$$t_{SS} = 0.6 \cdot \frac{C_{SS}}{2.5\mu\text{A}}$$

其中 C_{SS} 是 TRACK/SS 引脚上的电容。

输出电压跟踪可以通过每个稳压器通道的 TRACK/SS 引脚外部编程。4 通道中的任一输出可以跟踪另一个稳压器的输出。下图显示了跟踪功能的电路图，输出 $V_{OUT2,3,4}$ 跟踪输出 V_{OUT1} ，其中从稳压器 (V_{OUT2} 、 V_{OUT3} 和 V_{OUT4}) 的输出摆率与主稳压器 (V_{OUT1}) 成正比。

从稳压器的 TRACK/SS 通过 $R_{TR(TOP)}/R_{TR(BOT)}$ 电阻分压连接到主稳压器的输出，所以在 TRACK/SS 电压低于 0.6V 时，从稳压器的输出电压受到主稳压器的调节，因此从稳压器的输出电压和主稳压器的输出电压在启动时应满足以下等式。

$$V_{OUT(SL)} \cdot \frac{R_{FB(SL)}}{R_{FB(SL)} + 60.4k} = V_{OUT(MA)} \cdot \frac{R_{TR(BOT)}}{R_{TR(TOP)} + R_{TR(BOT)}}$$

其中 60.4k 为主稳压器的顶部电阻（内部集成）， $R_{FB(SL)}$ 为底部反馈电阻。 $R_{TR(TOP)}$ ， $R_{TR(BOT)}$ 是从稳压器 TRACK/SS 引脚上的分压电阻，如图 4 所示。




图 4 跟踪模式电路图

根据上公式，在跟踪过程中，主输出电压摆率（MR）和从输出电压摆率（SR）由下式决定：

$$\frac{MR}{SR} = \frac{\frac{R_{FB(SL)}}{R_{FB(SL)} + 60.4k}}{\frac{R_{TR(BOT)}}{R_{TR(TOP)} + R_{TR(BOT)}}}$$

例如：图 3 所示的通道 1（主）与通道 4（从）的摆率分别为 MR=3.3/2.4ms，SR=3.3/2.4ms，我们可以得出 R_{TR4(TOP)}=60.4k，R_{TR4(BOT)}=13.3k，根据此公式可以计算出 V_{OUT2} 和 V_{OUT3}。

跟踪模式的波形如图 5 所示：




图 5 输出比例跟踪波形

当使用电阻分频器在该特定通道上实现跟踪功能时，TRACK/SS 引脚的 $2.5\mu\text{A}$ 的电流将使该 PIN 脚的电压产生一定的偏移。因此由计算得到的 $R_{\text{TRX}(\text{BOT})}$ 电阻值可以适当的减小，以抵消由于 TRACK/SS 引脚电流带来的偏移。例如，如果使用 60.4k 的电阻，则可以减小约 6.04k 的电阻来抵消该偏移量。

重合跟踪是一种特殊的比例跟踪，其主通道输出摆率与从通道输出比例相同，即 $\text{MR}=\text{SR}$ ，则有：

$$\frac{R_{\text{FB}(\text{SL})}}{R_{\text{FB}(\text{SL})} + 60.4\text{k}} = \frac{R_{\text{TR}(\text{BOT})}}{R_{\text{TR}(\text{TOP})} + R_{\text{TR}(\text{BOT})}}$$

从方程中我们可以很容易地发现，在重合跟踪中，从通道的 TRACK/SS 引脚电阻分压与主通道的分压总是相同的。例如，主通道 $V_{\text{OUT}}=3.3\text{V}$ 和从通道 $V_{\text{OUT}}=1.2\text{V}$ 的重合跟踪下， $R_{\text{TR4}(\text{TOP})}=60.4\text{k}$ ， $R_{\text{TR4}(\text{BOT})}=60.4\text{k}$ 。输出重合跟踪的波形如图 6 所示。




图 6 输出重合跟踪波形

5.11 PGOOD

PGOOD 引脚是开漏引脚，可用于监控每个输出电压的状态。该引脚可监测输出电压的 $\pm 10\%$ 的波动。为了防止在瞬态或动态 V_{OUT} 变化期间出现超过输出 10% 的毛刺，产生错误的 PGOOD 信号，ASP4644A 的 PGOOD 下降沿设置了一定周期的消隐延迟。

5.12 使能

将每个稳压器通道的使能引脚拉低会强制使稳压器进入关断状态，关闭功率 MOSFET 和大部分内部控制电路。将使能引脚电压提高至 0.7V 以上仅会打开内部参考电压，同时保持功率 MOSFET 关闭。将使能引脚电压增加至 1.2V 以上会启动整个稳压器。

ASP4644A 模块各通道内部的补偿回路仅为低 ESR 陶瓷输出电容器而设计和优化。如果需要输出波纹或动态瞬态尖峰减少，在 V_{OUT} 和 FB 引脚之间需要增加 10pF 到 15pF 的电容。

5.13 过温保护

内部过温保护电路可监控模块的工作温度。如果结温达到约 160°C，则功率 MOSFET 将被关闭，当温度下降约 20°C 芯片恢复工作。

5.14 PCB 布局

ASP4644A 的高集成使得 PCB 板布局非常简单。然而，为了优化其电气和热性能，仍然需要考虑一些布局考虑。

- 1.使用大的 PCB 铜质区域进行大电流路径，包括 V_{IN1} 到 V_{IN4} 、GND、 V_{OUT1} 到 V_{OUT4} 。它有助于最小化 PCB 的传导损失和热应力。

- 2.将高频陶瓷输入和输出电容器放置在 V_{IN} 、GND 和 V_{OUT} 引脚旁边，以尽量减少高频噪声。

- 3.在板子下方放置一个专用的电源接地层。

- 4.尽量减少导电损耗和模块热应力，采用多个孔将顶层与其他电源层连接起来。

- 5.不要直接放在 PAD 上，除非它们被盖上或电镀。

- 6.对连接到信号引脚的部件使用单独的 SGND 接地铜区。将 SGND 连接到装置下面的 GND。

- 7.对于并行模块，请将 V_{OUT} 、 V_{FB} 和 COMP 引脚连接在一起。使用一个内部图层来将这些引脚紧密地连接在一起。TRACK/SS 引脚可以绑上一个共同的电容器来软启动稳压器。

- 8.在信号引脚上的测试点进行监控。图 7 给出了推荐的布局的一个很好的示例。




图 7 PCB 布局

5.15 安全保护

ASP4644A 模块没有把输入和输出之间的电流隔离开来。它也没有内置的安全保险装置。如果需要，在电路中需要加入一个慢熔保险丝，这个保险丝的额定电流应该是模块最大输入电流的两倍，以保护模块，避免意外故障对其造成损害。

5.16 热分析

表 3 各项热阻及热特性参数

θ_{JA}	$\theta_{JCbottom}$	θ_{JCtop}	θ_{JB}	Ψ_{JC}
16.5°C/W	2.3°C/W	12.8°C/W	4.3°C/W	2°C/W

数据表中的热阻与 JESD 51-12 定义的参数一致，用于有限元分析(FEA)软件建模工具，这些软件工具利用热建模、仿真，对安装在 JESD 51-9 (Test Boards for Area Array Surface Mount Package Thermal Measurements) 定义的硬件测试板上的 μ Module 封装进行硬件评估。提供这些热系数的动机见 JESD 51-12(Guidelines for Reporting and Using Electronic Package Thermal Information)。

各项热阻释义如下：

θ_{JA} ，从结到环境的热阻，是在一立方英尺密封外壳中测量的自然对流结到环境空气的热阻。这种环境有时被称为“静止空气”，尽管自然对流导致空气流动。该值是由安装在 JESD 51-9 定义的测试板上的部件确定的，这并不反映实际应用或可行的操作条件。

$\theta_{JCbottom}$ ，从结到产品外壳底部的热阻，由流经底部的所有元件功耗确定。在典型的 μ Module 调节器中，大部分热量从封装底部流出，但总有热量流入周围环境。但测试条件通常与用户的应用不匹配，因此该热阻值可能对比较封装有

用。

θ_{JCtop} ，从结到产品外壳顶部的热阻，是由几乎所有元件的功耗都流经封装顶部来决定的。由于典型的 μ Module 稳压器的电气连接位于封装的底部，因此很少有应用程序运行时使大部分热量从结流向部件的顶部。与 $\theta_{JCbottom}$ 的情况一样，测试条件通常与用户的应用程序不匹配，该值对于比较封装可能有用。

θ_{JB} ，从结到印刷电路板的热阻，是结到板的热阻，几乎所有的热量都流经 μ Module 调节器的底部并进入电路板，实际上是 $\theta_{JCbottom}$ 和通过焊点及部分电路板底部热阻的总和。电路板温度是在距离封装一定距离处测量的。

图 8 给出了上述热阻的图形表示;蓝色电阻包含在 μ Module 稳压器内，而绿色电阻位于 μ Module 封装外部。




图 8 JESD 51-12 热系数图示

作为一个实际问题，由 JESD 51-12 定义的四个热阻参数中的任何一个或子组都不能复制或传达 μ Module 稳压器的正常工作条件。例如，在正常的电路板安装应用中，绝不能 100% 的器件总功率损耗(热量)完全通过 μ Module 封装的顶部或底部进行热传导，这分别是标准对 θ_{JCtop} 和 $\theta_{JCbottom}$ 的定义。实际上，功率损失是在远离封装的两个方向上散失的——在没有散热器和气流的情况下，大部分热流都进入了电路板。因此热阻仅用于设计阶段有限元分析，不能用于实际测试中的内部温度评估。

热特性参数 Ψ_{JC} 释义如下：

为了解决应用端的实际问题，表中还提供了热特性参数 Ψ_{JC} ，可用于测试过程中内部结温的估算。 Ψ_{JC} 代表的是结与产品外壳顶部之间的温差与芯片消耗的总功率的比值，它只是一个构造出的参数。虽然其公式和单位 ($^{\circ}\text{C}/\text{W}$) 与 θ 非常相似，但 Ψ 实际上并不是一个“热阻”参数，其定义如下：

$$\Psi_{JC} = \frac{T_J - T_C}{P_D} = \frac{T_{JC}}{P_D}$$

其中， Ψ_{JC} 是结到壳的热特性参数， T_{JC} 是结到壳的温差， P_D 是芯片的总耗散功率。因此，求 T_J 时，首先要测量外壳温度 T_C ，计算芯片的总耗散功率 P_D ，再使用以下公式计算：

$$T_J = T_C + \Psi_{JC} P_D$$

6 典型应用电路图

6.1 输出跟踪模式




图 9 4-14V 输入，输出 1.2V,1.5V,2.5V,3.3V 跟踪模式电路图

6.2 4 路并联驱动大负载模式




图 10 4-14V 输入，4 相，输出 1.2V，16A 负载驱动模式电路图

6.3 2+2 驱动模式




图 11 5V 输入、1.2V 输出、8A 负载，12V 输入、3.3V 输出、8A 负载驱动模式电路图

7 修订历史

版本号	修订内容	修订时间
V1.0	初始版本。	2024.10