4644 DCDC 电源芯片典型应用场景分析

(详细版)

4644 DCDC 电源是一款高集成度、四输出的降压型模组稳压器，专为需要低纹波和高效率的供电场合设计，如 FPGA、DSP 等供电。本文将探讨如何利用 4644 电源芯片的特性实现 FPGA、DSP 等 SERDES 供电的优化设计。

FPGA 因其高速性和灵活性，在数据通信领域得到广泛应用。FPGA 对电源的要求极为严格，需要低纹波、高稳定性的电源供应以保证信号的完整性和系统的性能。4644 电源芯片以其高集成度和优异的电气性能，成为 FPGA SERDES 供电的理想选择。

4644 电源芯片特性：

- 四通道输出，每通道可提供高达 4A 的连续输出电流
- 宽输入电压范围（4V 至 14V）和输出电压范围（0.6V 至 5.5V）
- 高效率设计，降低系统热损耗
- 低输出电压纹波，优化 FPGA 和 SERDES 性能
- 集成控制器、功率 FETs、电感和支持组件，简化设计和减少外部元件

FPGA 供电要求：

- FPGA 对电源纹波和噪声非常敏感，可能导致数据传输错误
- 需要稳定的电源电压以保证信号完整性
- 多通道输出能力，适应 FPGA 和 SERDE 不同部分的供电需求

如下提供一份 FPGA 部分供电要求截图:

Electrical Characteristics (continued)

($V_{TERM} = 1.14V$ to $1.26V$, $V_{DD18} = 1.7V$ to $1.9V$, $V_{DD} = 0.95V$ to $1.05V$ or $V_{DD} = 1.14V$ to $1.26V$, $V_{DDIO} = 1.7V$ to $3.6V$, $T_A = -40^\circ C$ to $+105^\circ C$, EP connected to PCB ground, typical values are at $V_{TERM} = 1.2V$, $V_{DD18} = V_{DDIO} = 1.8V$, $V_{DD} = 1.0V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
X2 Input Capacitance	C_{IN_X2}			1		pF	
Internal X2 Limit Resistor	R_{LIM}			1.2		k Ω	
Internal Feedback Resistor	R_{FB}			10		k Ω	
Transconductance	g_m			28		mA/V	
DC ELECTRICAL CHARACTERISTICS / REFERENCE CLOCK INPUT (EXTERNAL INPUT ON X1/OSC, X2 UNCONNECTED)							
High-Level Input Voltage	V_{IH}		0.9			V	
Low-Level Input Voltage	V_{IL}				0.4	V	
Input Impedance	R_{IN}			10		k Ω	
X1 Input Capacitance	C_{IN_X1}			3		pF	
DC ELECTRICAL CHARACTERISTICS / POWER SUPPLY CURRENT — GMSL2 MODE							
Supply Current	I_{DD1}	4x 3Gbps input, 4x 2.45Gbps payload input, PRBS24, 1x 4-lane D-PHY, 2500Mbps/lane	$V_{TERM} = 1.26V$	17	25	mA	
			$V_{DD18} = 1.9V$	280	325		
			$V_{DD} = 1.05V$	197	625		
			$V_{DD} = 1.26V$	191	600		
			$V_{TERM} = 1.26V$	19	35		
			$V_{DD18} = 1.9V$	280	325		
	I_{DD2}	Replicate Mode, 4x 6Gbps input, 4x 5.2Gbps payload input, PRBS24, 1x 4-lane C-PHY, 5700Mbps/lane (MAX96724)	$V_{DD} = 1.05V$	244	675		
			$V_{DD} = 1.26V$	228	650		
			Replicate Mode, 4x 3Gbps input, 4x 2.45Gbps payload input, PRBS24, 2x 4-lane D-PHY, 2500Mbps/lane	$V_{TERM} = 1.26V$	34		50
				$V_{DD18} = 1.9V$	280		325
				$V_{DD} = 1.05V$	224		675
			Replicate Mode, 4x 6Gbps input, 4x 5.2Gbps payload input, PRBS24, 2x 4-lane C-PHY, 5700Mbps/lane (MAX96724)	$V_{DD} = 1.26V$	218		650
$V_{TERM} = 1.26V$	37	70					
$V_{DD18} = 1.9V$	280	325					
I_{DDIO}	Per toggling GPIO, $C_L = 20pF$	$V_{DD} = 1.05V$	272	725			
		$V_{DD} = 1.26V$	265	700			
		$V_{DDIO} = 1.8V$	44				
V_{DDIO} Supply Current (Note 3)	I_{DDIO}	$V_{DDIO} = 3.3V$	81		$\mu A/MHz$		

图 1: 美信 SERDES 供电截图

Table 2: Recommended Operating Conditions (1)(2)

Symbol	Description	Min	Typ	Max	Units
FPGA Logic					
$V_{CCINT}^{(3)}$	For -3, -2, -2LE (1.0V), -1, -1M, -1LM, -1Q devices: internal supply voltage	0.97	1.00	1.03	V
	For -2LE (0.9V) devices: internal supply voltage	0.87	0.90	0.93	V
	For -2LI (0.95V) devices: internal supply voltage	0.93	0.95	0.97	V
$V_{CCBRAM}^{(3)}$	For -3, -2, -2LE (1.0V), -1, -1M, -1LM, -1Q devices: block RAM supply voltage	0.97	1.00	1.03	V
	For -2LE (0.9V) devices: block RAM supply voltage	0.87	0.90	1.03	V
	For -2LI (0.95V) devices: block RAM supply voltage	0.93	0.95	0.97	V
V_{CCAUX}	Auxiliary supply voltage	1.71	1.80	1.89	V
$V_{CCO}^{(4)(5)}$	Supply voltage for HR I/O banks	1.14	-	3.465	V
	Supply voltage for HP I/O banks	1.14	-	1.89	V

图 2: 赛灵思 FPGA 供电截图

Table 6: Typical Quiescent Supply Current

Symbol	Description	Device	Speed Grade								Units
			1.0V						0.95V	0.9V	
			-3	-2/-2LE	-1	-1LM	-1M	-1Q	-2LI	-2LE	
I _{CCINTQ}	Quiescent V _{CCINT} supply current	XC7K70T	241	241	241	N/A	N/A	N/A	N/A	187	mA
		XC7K160T	474	474	474	N/A	N/A	N/A	271	368	mA
		XC7K325T	810	810	810	N/A	N/A	N/A	463	629	mA
		XC7K355T	993	993	993	N/A	N/A	N/A	568	771	mA
		XC7K410T	1080	1080	1080	N/A	N/A	N/A	618	838	mA
		XC7K420T	1313	1313	1313	N/A	N/A	N/A	751	1019	mA
		XC7K480T	1313	1313	1313	N/A	N/A	N/A	751	1019	mA
		XA7K160T	N/A	N/A	N/A	N/A	N/A	474	N/A	N/A	mA
		XQ7K325T	N/A	810	810	810	810	N/A	463	629	mA
		XQ7K410T	N/A	1080	1080	N/A	1080	N/A	618	838	mA

图 3：赛灵思 FPGA 部分供电截图

根据图示 SERDES 的供电要求最高的为 V_{dd}，电源波动要求 0.95-1.05V 波动，电源波动要求为 100mV；而赛灵思的 FPGA 电源 V_{CCINT} 和 V_{CCBRAM} 供电要求最严的电源波动为 0.93-0.97V，仅为 40mV。以 FPGA 为例，如设计供电电压为中间值，那么电源波动仅剩 20mV，根据 ASP4644 典型设计，纹波在 4.17-10.67mV 完全能满足供电要求。

4644 电源芯片在 FPGA SERDES 供电中的应用优势：

- **低纹波输出：**优化的高频率、高带宽设计，使用单个低 ESR 陶瓷输出电容即可实现低输出电压纹波；
- **高集成度：**集成了所有必要的电源管理组件，减少了 PCB 上的元件数量和设计复杂性；
- **并行操作能力：**通过内置的时钟交错功能，实现多通道并行操作，提供更大的输出电流和更好的负载响应；
- **频率同步：**通过 CLKIN 和 CLKOUT 引脚实现频率同步，减少多相操作时的相位误差。

如下提供一份电源控制器和 4644 模块电源应用案例:

图 4: DCDC 控制器方案

图 5: 4 通道模块电源

图 4 为典型的 DCDC 电源控制器方案，图 5 为 4644 芯片级电源模块。根据图 4 和图 5 对比可以看出同样在 2x2cm 的空间内 4644 模块电源可以同时满足 4 通道输出，而图 4 DCDC 控制器方案只能输出一路。像 FPGA 和 SERDES 这种需要多规格电源供电的环境，使用 DCDC 控制器设计 4 路不同的电源输出需要 4 颗同样的 DCDC 控制器及外围器件，这样会大大增加 PCB 的占板面积，将需要 4 个 2x2cm 的面积，而如果使用 4644 芯片级模块电源则仅需要一个 2x2cm 的面积就可以输出 4 通道电源，可以大大缩减电源占 PCB 面积，减小产品体积，同时简单的外围设计可以加快客户产品研发速度，助力加速客户产品推向市场。

设计建议

- **输入去耦：**为每个调节器通道推荐使用 10 μ F 输入陶瓷电容，以降低输入纹波
- **输出去耦：**每个通道使用至少 47 μ F 的低 ESR 陶瓷电容，以实现低输出电压纹波
- **多相操作：**利用 4644 电源的多通道并行能力，实现更大的输出电流和更低的纹波
- **温度监控：**利用内部温度二极管监控模块温度，确保系统在安全的温度范围内运行

4644 模组稳压器以其低纹波、高集成度和高效率的特性，非常适合用于 FPGA 和 DSP 供电。通过合理的设计和布局，可以有效提高 FPGA 和 DSP 的数据传输性能和系统的可靠性。

4644 电源芯片早期市场上主要是 ADI LTM4644，随着军工宇航芯片国产化需求的增强，国内出现不少国产化 4644 电源芯片，主要有 SM4644（国微）、HCE4644（七星华创）、ASP4644（国科安芯）、BD4644（西安广勤）、MAC4644（南京天仪）等。随着国内芯片设计经验的积累和芯片的多次流片迭代，国产化 4644 芯片在纹波、电流、效率等关键指标和 ADI LTM4644 一致，甚至在输入范围、封装尺寸厚度等方面部分国产芯片有所突破，少数有核心技术的厂家根据实际场景应用需求衍生出抗辐照特性 4644 芯片系列，例如国科安芯 ASP4644 芯片除了有工业级、车规级、军品级外，还推出采用先进抗辐照加固技术的商业航天级 ASP466 芯片，已经在多家航天、军工院所应用，特别是商业航天领域，垣信卫星和星网供应链下多家公司已经和国科安芯建立合作关系，希望采用抗辐照版本 ASP4644 来实现商业航天电源方案。下表是 ASP4644 和 LTM4644 主要性能参数对标表：

参数性能	LTM4644	ASP4644	对比
典型效率	85.80%	86.48%	基本一致
纹波	4.67mV ~ 11.5mV	4.17mV ~ 10.67mV	优于
输入范围	4V ~ 14V	4V ~ 14V	一致
输出范围	0.6V ~ 5.5V	0.6V ~ 5.5V	一致
电流	单路 4A, 4 路输出	单路 4A, 4 路输出	一致
保护	过压、过流、过温	过压、过流、过温	一致
封装	BGA77 (9*15*5)	BGA77 (9*15*4.46)	优于
车规认证	无	AEC-Q100	优于
国产化证明	无	芯片全国产化证明	优于
抗辐照设计	无	先进抗辐照加固设计	优于

目前宇航、军工等国产化要求高的场景已经全部使用国产 4644 芯片；对于电力、水利、能源、金融等安全关键领域，国产化需求也逐渐强烈，国产 4644 应用场景将不断增加；仪器仪表、工业、机器人等工业场景目前基本使用 ADI LTM4644，随着国产 4644 芯片优势的不断提升，LTM4644 将继续被国产化产品型号所取代。