职位描述：
1、熟悉verilog语言并读懂代码；
2、负责从netlist到tapout的数字后端物理实现；
3、完成芯片的整体规划，包括布局，电源地网络、关键模块摆放、可靠性设计规划；
4、完成芯片的整体数字后端设计，包括时序收敛、功耗收敛、SI收敛、ANT收敛、可靠性 设计、数据整合、版图物理验证、数据流片交互；
5、协助电路工程师进行相关约束和功能确认；
6、对后端常用库文件进行检查和转换，包括比如:lib、spice、lef、def、gds、cdl。
任职要求：
1、微电子、电子工程等相关专业本科或本科以上学历；
2、二年以上数字后端物理实现工作经验，有成功流片经验优先；
3、熟悉Synopsys/Cadence/Calibre后端设计流程和TimingSign-off流程；
4、精通时序分析，精通常见约束，熟悉功耗分析和物理验证流程；
5、熟悉tcl,perl，csh等常用处理语言中的一种或多种；
6、熟悉CMOS工艺流程，了解ESD保护和LATCHUP防护机理；
7、具有55nm 、110nm设计经验者优先考虑；
8、有良好的英语读写能力，工作态度积极主动，有良好的团队合作精神，细心，耐心。
